## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-171528

(43)Date of publication of application: 02.07.1998

(51)Int.CI.

GOSF 13/28

(21)Application number: 08-314377

(71)Applicant: RICOH CO LTD

(22)Date of filing:

.1994 (72)Inventor:

NAKAYAMA OSAMU


ISHIGAMI MASAYUKI

#### (54) DATA PROCESSOR

(57)Abstract:

PURPOSE: To interrupt DMA transfer in process and improve the operation efficiency by sending the interruption command signal of a bus arbitration circuit to a DMAC through a dedicated command signal line.

CONSTITUTION: A CPU 16 is provided with an interruption requesting means, which sends an interruption request signal requesting the interruption of DMA transfer to the bus arbitration circuit 17 through an emergency signal line 19. The bus arbitration circuit 17 is provided with an interruption command means, which, once receiving the interruption request signal, sends the interruption command signal to the DMAC 18 through the command signal line 20. The DMAC 18 is provided with a DMA interrupting means, which, once receiving the interruption command signal, interrupts the DMA transfer. The bus arbitration circuit 17 is provided with an emergency control means, which makes the CPU 16 occupy a system bus 2 after the DMAC 18 interrupts the DMA transfer. Consequently, the data processing of the CPU 16 and the DMA transfer of the DMAC 18 are performed in parallel at a higher rate and the operation efficiency of the data processor 15 is improved.



#### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-171528

(43)公開日 平成8年(1996)7月2日

(51) Int.CL\*
G 0 6 F 13/28

機別配号 庁内整理番号 810 E 9172-5E

ΡI

技術表示箇所

## 等支請求 未請求 請求項の数? OL (全 7 頁)


(21) 出層番号	特膜平6-814877	(71) 出顧人 000008747
		株式会社リコー
(22) 出額日	平成6年(1994)12月19日	東京都大田区中馬込1丁目3番6号
		(72) 発明者 中山 道
		東京都大田区中區込1丁目3番6号 株式
		会社リコー内
		(72)発明者 石上 正之
		東京都大田区中局及1丁目3番6号 株式
		会社リコー内
		(74)代理人 弁理士 柏木 明 (外1名)

## (54) 【発明の名称】 データ処理技量

### (57)【要約】

【目的】 プロセッサの要求により、実行中のDMA 転送を中断できるようにする。

【様成】 プロセッサ16が中断要求信号を緊急信号ライン19によりバス調停回路17に送信すると、とのバス関停回路17は中断指令信号を指令信号ライン20によりDMAC18に送信するので、とのDMAC18はDMA転送を中断する。



特闘平8-171528

1

### 【特許請求の範囲】

【請求項1】 バスにメモリとプロセッサとバス調停回 路とDMAC(Direct Memory Access Controller) とを 接続し、前記バス調停回路が前記バスを前記プロセッサ や前記DMACなどに選択的に占有させることにより、 前記プロセッサが前記パスを占有して前記メモリにアク セスすることや、前記DMACが前記パスを占有して前 記プロセッサを介するととなく前記メモリと外部とでD MA転送を実行することを行なうデータ処理装置におい 緊急信号ラインにより前記パス調停回路に送信する中断 要求手段を前記プロセッサに設け、中断要求信号を受信 すると中断指令信号を専用の指令信号ラインにより前記 DMACに送信する中断指令手段を前記パス脚停回路に 設け、中断指令信号を受信するとDMA転送を中断する DMA中断手段を前記DMACに設け、このDMACが DMA転送を中断すると前記プロセッサに前記パスを占 有させる緊急制御手段を前配バス調停回路に設けたこと を特徴とするデータ処理装置。

【請求項2 】 実行中のDMA転送の中断が可能か不可 20 能かを判断して中断ステータスを出力する中断判断手段 をDMACに設け、このDMACは中断指令信号を受信 しても中断ステータスが不可能であるとDMA転送を継 続することを特徴とする請求項1記載のデータ処理装 歪.

【請求項3】 中断判断手段がDMA転送の実行中に中 断が可能か不可能かを逐次判断して中断ステータスを順 次更新することを特徴とする請求項2記載のデータ処理

【請求項4】 実行中のDMA 転送の中断が可能か不可 30 能かを判断して中断ステータスを出力する中断判断手段 をDMACに設け、中断ステータスを専用のステータス ラインによりバス調停回路に送信するステータス送信手 段を前記DMACに設け、前記バス調停回路は中断要求 信号を受信しても中断ステータスが不可能であると中断 指令手段による中断指令僧号の送信を中止することを特 徴とする請求項 1 記載のデータ処理装置。

【請求項5】 複数レベルの中断要求信号を複数の緊急 信号ラインによりバス調停回路に個々に送信する中断要 求手段をプロセッサに設け、実行中のDMA 転送の中断 40 が可能か不可能かを複数レベルに判断して複数レベルの 中断ステータスを出力する中断判断手段をDMACに設 け、複数レベルの中断ステータスを複数のステータスラ インにより前記バス調停回路に個々に送信するステータ ス送信手段を前記DMACに設け、前記バス調停回路は 中断要求信号が中断ステータスより高レベルならば中断 指令手段による中断指令信号の送信を実行することを特 徴とする請求項4記載のデータ処理装置。

【請求項6】 実行中のDMA転送の中断が可能か不可

をDMACに設け、中断ステータスを専用のステータス ラインによりプロセッサに送信するステータス送信手段 を前記DMACに設け、前記プロセッサは中断ステータ スが不可能ならば中断要求手段による中断要求信号の送 信を中止することを特徴とする請求項1記載のデータ処

【請求項7】 実行中のDMA転送の中断が可能か不可 能かを複数レベルに判断して複数レベルの中断ステータ スを出力する中断判断手段をDMACに設け、複数レベ て、DMA転送の中断を要求する中断要求信号を専用の 10 ルの中断ステータスを複数のステータスラインによりプ ロセッサに個々に送信するスチータス送信手段を前記D MACに設け、前配プロセッサは自身の中断要求が中断 ステータスより高レベルならば中断要求手段による中断 要求信号の送信を実行することを特徴とする請求項6記 戴のデータ処理装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、DMA転送を実行する データ処理装置に関する。

[0002]

【従来の技術】現在、バスに複数のデバイスを接続した データ処理装置において、DMA転送によりデータ転送 を高速化すると共にプロセッサの負担を軽減することが 行なわれている。

【0003】このようなデータ処理装置の一従来例を図 2に基づいて以下に説明する。まず、このデータ処理装 置1は、パスとしてシステムバス2を有している。この シスチムバス2には、メモリであるRAM (Random Acce ss Mamory)等のメインメモリ3、プロセッサであるCP U(Central Processing Unit) 4、パス調停回路5、D MAC6が接続されており、このDMAC6には、複数 の I <u>O (Input</u>/Output) <u>7.が各々専用の</u>信号ライン 8 により接続されている。

【0004】前記システムバス2は、データライトとコ ントロールラインとを有しており、データラインにより 各種データを転送し、コントロールラインにより、アド レスやリードやライトなどの各種のコントロール信号を 転送する。

【0005】前記DMAC6は、DMA転送を実行する コントローラであり、メモリアドレスレジスタ、転送パ イトカウンタ、コントロールレジスタ(何れも図示せ ず)等、DMA転送の実行に必要な各種機構を有してい る。前記CPU4は、各種のデータ処理を実行するプロ セッサであり、各種の命令やデータを保持するキャッシ ュメモリ(図示せず)を有している。

【0006】また、前配CPU4と前記パス調停回路5 とには、要求信号ライン8と応答信号ライン10とが接 続されており、前記パス調停回路5と前記DMAC6と にも、要求信号ライン11と応答信号ライン12とが接 能かを判断して中断ステータスを出力する中断判断手段 50 続されている。前記CPU4と前記DMAC6とには、

割込信号ライン13が接続されており、前配CPU4と 前記パス調停回路5と前記DMAC6とには、コントロ ール信号ライン14が接続されている。

【0007】前記信号ライン8は、DMA転送の実行を 要求する要求信号や、これに対する応答信号など、DM A転送の実行に必要な各種の信号を転送する。前記要求 信号ライン9、11は、DMA転送の実行を要求する要 求信号を転送し、前記応答信号ライン10,12は、各 種の応答信号を転送する。前記部込信号ライン13は、 DMA転送の終了を示す割込信号を転送し、前記コント 10 ロール信号ライン14は、前記システムバス2の占有状 態を示すパスピジー信号を転送する。人

【0008】このような構成において、1/07からD MACBにDMA転送が要求されると、DMACBはパ ス調停回路5にDMA転送の要求信号を出力する。する と、このパス調停回路5は、システムパス2をCPU4 から切り離してDMAC6に占有させるので、との状態 でDMAC6はメインメモリ3と1/07とで各種デー タのDMA転送を実行する。

[0009] CPU4は、上述のようなDMA転送の実 20 行中はシステムバス2を使用できないが、DMA転送の 開始以前に内部のキャッシュメモリに命令やデータを保 持していた場合は、この命令やデータによりデータ処理 を内部で実行することはできる。

【O'O'ÎO】つまり、CPU4が関与するととなくメイ ンメモリ3と1/07とでデータ転送が高速に実行さ れ、これと並列してCPU4によるデータ処理が実行さ れるので、CPU4の負担を増加させることなくデータ 処理とデータ転送とが高速に実行される。

[0011]

【発明が解決しようとする課題】上述したデータ処理装 置1は、DMA転送によりデータ転送とデータ処理とを 高速化することができる。

【0012】しかし、上述のようにDMA転送と並列に CPU4が内部でデータ処理を実行する場合、とのデー タ処理にメインメモリ3の記憶データが必要となって ら、CPU4はDMA転送が終了するまでシステムパス 2からメインメモリ3化アクセスすることができないの でデータ処理が遅滞する。

処理装置が、特開平6-175966号公報に開示されている。 とのデータ処理装置は、各々CPUやメモリやDMAC を有する複数のモジュールが共通バスに接続されてお り、これらのモジュールが共通バスを選じてDMA転送 を実行する。この時、DMA転送を実行しているモジュ ールのCPUがDMACに中断要求信号を転送すると、 実行中のDMA転送が中断される。

【0014】しかし、上記公報に関示されたデータ処理 鉄置では、モジュールは他のモジュール間のDMA転送 を中断することはできない。

【0015】また、とのようなデータ処理装置をブリン タ装置に利用し、メインメモリに一時記憶した画像デー タを印刷機構にDMA転送するような場合、このDMA 転送を中断すると印刷機構の印刷動作も中断される。し かし、印刷機構の連続的な印刷動作を中断させると画像 ズレなどが発生するので、このような場合にはDMA転 送を中断しないことが望ましい。

【0016】しかし、このようなことに対処する用意 も、上記公報のデータ処理装置にはない。

[0017]

【課題を解決するための手段】請求項1記載の発明は、 バスにメモリとプロセッサとバス調停回路とDMACと を接続し、前記パス調停回路が前記パスを前記プロセッ サや前記DMACなどに選択的に占有させるととによ り、前記プロセッサが前記バスを占有して前記メモリに アクセスすることや、前記DMACが前記パスを占有し て前記プロセッサを介することなく前記メモリと外部と でDMA転送を実行することを行なうデータ処理装置に おいて、DMA転送の中断を要求する中断要求信号を専 用の緊急信号ラインにより前記バス調停回路に送信する 中断要求手段を前記プロセッサに設け、中断要求信号を 受信すると中断指令信号を専用の指令信号ラインにより 前記DMACに送信する中断指令手段を前記バス調停回 路に設け、中断指令信号を受信するとDMA転送を中断 するDMA中断手段を前記DMACに設け、このDMA CがDMA転送を中断すると前記プロセッサに前記パス を占有させる緊急制御手段を前記パス調停回路に設け た.

【0018】請求項2記載の発明は、請求項1記載の発 30 明において、実行中のDMA転送の中断が可能か不可能 かを判断して中断ステータスを出力する中断判断手段を DMACに設け、このDMACは中断指令信号を受信し ても中断ステータスが不可能であるとDMA転送を継続

【0019】韓求項3記載の発明は、請求項2記載の発 明において、中断判断手段がDMA転送の実行中に中断 が可能か不可能かを逐次判断して中断ステータスを膜次 更新する。

【0020】請求項4記載の発明は、請求項1記載の発 【0013】とのような課題の解決を目的としたデータ 40 明において、実行中のDMA転送の中断が可能か不可能 かを判断して中断ステータスを出力する中断判断手段を DMACに設け、中断ステータスを専用のステータスラ インによりバス調停回路に送信するステータス送信手段 を前記DMACに設け、前記パス調停回路は中断要求信 号を受信しても中断ステータスが不可能であると中断指 令手段による中断指令信号の送信を中止する。

> 【0021】請求項5記載の発明は、請求項4記載の発 明において、複数レベルの中断要求信号を複数の緊急信 号ラインによりバス調停回路に個々に送信する中断要求 50 手段をプロセッサに設け、実行中のDMA転送の中断が

可能か不可能かを複数レベルに判断して複数レベルの中 断ステータスを出力する中断判断手段をDMACに設 け、複数レベルの中断ステータスを複数のステータスラ インにより前記バス調停回路に個々に送信するステータ ス送信手段を前記DMACに設け、前記バス調停回路は 中断要求信号が中断ステータスより高レベルならば中断 指令手段による中断指令信号の送信を実行する。

5

【0022】請求項8記載の発明は、請求項1記載の発 明において、実行中のDMA転送の中断が可能か不可能 かを判断して中断ステータスを出力する中断判断手段を 10 DMACに設け、中断ステータスを専用のステータスラ インによりプロセッサに送信するステータス送信手段を 前記DMACに設け、前記プロセッサは中断ステータス が不可能ならば中断要求手段による中断要求信号の送信 を中止する。

【0023】請求項7記載の発明は、請求項6記載の発 明において、実行中のDMA転送の中断が可能か不可能 かを複数レベルに判断して複数レベルの中断ステータス を出力する中断判断手段をDMACに設け、複数レベル の中断ステータスを複数のステータスラインによりプロ 20 セッサに個々に送信するステータス送信手段を前記DM ACに設け、前記プロセッサは自身の中断要求が中断ス テータスより高レベルならば中断要求手段による中断要 求信号の送信を実行する。

【0024】なお、本発明で云うプロセッサとは、各種 のデータ処理を実行する処理回路であり、いわゆるCP UやMPU (Microprocessor Unit) などの回路部品に相 当する。

[0025]

【作用】請求項1記載の発明では、プロセッサの中断要 30 求手段がDMA転送の中断を要求する中断要求信号を専 用の緊急信号ラインによりバス調停回路に送信すると、 このバス調停回路の中断指令手段が中断指令信号を専用 の指令信号ラインによりDMACに送信する。とのDM ACが、DMA中断手段によりDMA転送を中断する と、バス調停回路の緊急制御手段がプロセッサにバスを 占有させるので、プロセッサはパスを占有してメモリな どにアクセスできる。

【0026】請求項2記載の発明では、DMACにおい て、実行中のDMA転送の中断が可能か不可能かを中断 40 判断手段が判断して中断ステータスを出力すると、この 中断ステータスが不可能の場合は中断指令信号を受信し てもDMA転送を継続するので、中断不可能なDMA転 送が強制的に中断されることがない。

【0027】請求項3記載の発明では、DMACがDM A転送の実行中、その中断が可能か不可能かを中断判断 手段が逐次判断して中断ステータスを順次更新するの で、DMA転送の中断が適切なタイミングで実行され る。

て、実行中のDMA転送の中断が可能か不可能かを中断 判断手段が判断して中断ステータスを出力し、この中断 ステータスをステータス送信手段が専用のステータスラ インによりパス調停回路に送信する。とのパス調停回路 は、中断要求信号を受信しても中断ステータスが不可能 であると中断指令手段による中断指令信号の送信を中止 するので、中断指令信号がDMA転送の中断に適切なタ イミングで送信される。

【0029】請求項5記載の発明では、ブロセッサにお いて、中断要求手段が複数レベルの中断要求信号を複数 の緊急信号ラインによりバス調停回路に個々に送信し、 DMACにおいて、中断判断手段が出力した複数レベル の中断ステータスを、ステータス送信手段が複数のステ ータスラインによりバス調停回路に個々に送信する。バ ス調停回路は中断ステータスが不可能でも中断要求信号 が中断ステータスより高レベルならば中断指令手段によ る中断指令信号の送信を実行するので、中断指令信号の 送信が、DMA転送の中断と継続との要求のバランスに 対応して実行される。

【0030】請求項6記載の発明では、DMACにおい て、実行中のDMA転送の中断が可能か不可能かを中断 判断手段が判断して中断ステータスを出力し、この中断 ステータスをステータス送信手段が専用のステータスラ インによりプロセッサに送信する。とのプロセッサは、 中断ステータスが不可能ならば中断要求手段による中断 要求信号の送信を中止するので、中断要求信号がDMA 転送の中断に適切なタイミングで送信される。

【0031】請求項7記載の発明では、DMACにおい て、中断判断手段が出力した複数レベルの中断ステータ スを、ステータス送信手段が複数のステータスラインに よりプロセッサに個々に送信する。とのプロセッサは、 中断ステータスが不可能でも自身の中断要求が中断ステ ータスより高レベルならば中断要求手段による中断要求 信号の送信を実行するので、中断要求信号の送信が、D MA転送の中断と継続との要求のバランスに対応して実 行される。

[0032]

【実施例】本発明の一実施例を図 1 に基づいて以下に説 明する。なお、本実施例で示すデータ処理装置15に関 し、一従来例として前述したデータ処理装置1と同一の 部分は、同一の名称及び符号を利用して詳細な説明は省

【0033】まず、本実施例のデータ処理装置15も、 システムバス2に、メインメモリ3、プロセッサである CPU18、バス調停回路17、DMACI8が接続さ れており、このDMACI8に、複数のI/O7が信号 ライン8により接続されている。

【0034】そして、前記CPU16と前記パス調停回 路17とには、要求信号ライン9と応答信号ライン10 【0028】請求項4記載の発明では、DMACにおい 50 との他、緊急信号ライン19が接続されており、前記パ 7

ス関停回路17と前記DMAC18とには、要求信号ライン11と応答信号ライン12との他、指令信号ライン 20が接続されている。

【0035】前記CPU16には、中断要求手段が設けられており、この中断要求手段は、DMA転送の中断を要求する中断要求信号を前記緊急信号ライン19によりバス調停回路17には、中断指令手段が設けられており、この中断指令手段は、中断要求信号を受信すると中断指令信号を前記指令信号テイン20によりDMAC18に送信する。このDMAC18には、DMA中断手段が設けられており、このDMA中断手段は、中断指令信号を受信するとDMA転送を中断する。前記バス調停回路17には、緊急制御手段が設けられており、この緊急制御手段は、前記DMAC18がDMA転送を中断すると前記CPU16に前記システムバス2を占有させる。

【0036】また、本実施例のデータ処理装置15では、前配DMAC18に中断判断手段も設けられており、この中断判断手段は、実行中のDMA転送の中断が可能か不可能かを判断して中断ステータスを出力する。そして、前配DMAC18は、上述のように前配パス関停回路17から中断指令信号を受信しても、前配中断判断手段が処理する中断ステータスが不可能の場合は、DMA転送を前記DMA中断手段により中断することなく継続する。なお、前配中断判断手段は、DMA転送の中断が可能か不可能かを逐次判断して中断ステータスを顧次更新するので、中断指令信号を受信した前配DMA中断手段によるDMA転送の中断は、中断ステータスが可能となった時点で実行される。

【0037】 このような構成において、本実施例のデー 30 タ処理装置 15は、一従来例のデータ処理装置 1と同様に、バス調停回路 17の制御により DMAC 18 がシステムバス 2を占有した状態でメインメモリ3と I/O7 とによる DMA 転送を実行することができ、この状態でもCPU 16は、内蔵のキャッシュメモリを利用してデータ処理を内部で実行することができる。

【0038】そして、上述のような状態において、DM A 転送の実行中にCPU16のデータ処理にメインメモリ3の配電データが必要となった場合、CPU16は、コントロール信号ライン14からバスビジー信号を検出 40してDMA 転送が実行中であることを認識すると、通常は非アクティブにネゲートされている緊急信号ライン19の中断要求信号をアサートしてアクティブにすることにより、DMA 転送の中断を要求する中断要求信号を受信したバス調停回路17は、通常は非アクティブにネゲートされている指令信号ライン20の中断指令信号をアサートしてアクティブにすることにより、DMA 転送の中断を指令する中断指令信号をDMAC18に送信するので、この中断指令信号を受信したDMAC18に実行中 50

のDMA転送を中断する。

【0039】より詳細には、DMA転送を実行している DMAC18では、実行中のDMA転送の中断が可能か不可能かが逐次判断されて中断ステータスが順次更新されているので、中断指令信号を受信した時点で中断ステータスが可能か不可能かが判断される。この判断結果として、中断ステータスが可能の場合は直ちにDMA転送が中断されるが、中断ステータスが不可能の場合は、この時点ではDMA転送は中断されることなく継続され、中断ステータスが可能となった時点で中断される。

【0040】とのようにDMA転送を中断したDMAC 18は、コントロール信号ライン14のパスピジー信号を非アクティブにネゲートするので、これを検知したパス調停回路17が応答信号ライン10の応答信号をアサートしてアクティブにすることによりCPU16に応答信号を出力する。との応答信号によりCPU16はシステムバス2を使用できる状態となるので、このCPU16は、コントロール信号ライン14のパスピジー信号をアサートしてアクティブにし、システムパス2からメインメモリ3にアクセスしてデータ処理を実行する。

【0041】この時、DMAC18は、中断されたDMA転送を再開するために要求信号ライン11の要求信号をアサートしてアクティブにすることにより、要求信号をバス調停回路17に出力しているので、CPU16がデータ処理を完了してコントロール信号ライン14のバスビジー信号を非アクティブにネゲートすると、これを検知したバス調停回路17は応答信号ライン12の応答信号をアサートしてアクティブにすることにより、応答信号をDMAC18は、コントロール信号ライン14のバスビジー信号をアサートしてアクティブにし、システムバス2を占有してDMA転送を再開する。

【0042】上述のように、本実施例のデータ処理装置 15は、CPU16がDMA転送の最中でもシステムバス2を一時的に使用できるので、CPU16のデータ処理が遅滞することを防止できる。このため、CPU16のデータ処理とDMAC18のDMA転送とが並行処理される割合が向上し、データ処理装置15の作業能率が改善される。また、データ処理装置15がリアルタイムにデータ処理を実行する場合、デッドラインを満たすようにCPU16をスケジューリングできる確率も向上するので、データ処理装置15のリアルタイム性を保証しやすい。

により、DMA 転送の中断を要求する中断要求信号をパス調停回路17に送信する。この中断要求信号を受信したDMA 転送の中断が不可能な場合は、中断ステータスが不可能なス調停回路17は、通常は非アクティブにネゲートではない。 さんことにより DMA 転送の中断が中止されるので、中断不可能な DMA 転送の中断が中止されるので、中断不可能な DMA 転送の中断がなことがない。 さんに、このように DMA 転送の中断がなことがない。 さんに、このように DMA 転送の中断が不可能の中断ステータスにより中止されても、この中断で、この中断指令信号を受信した DMA C 18 は美行中で、ステータスは DMA 転送の状態に従って順次更新される

9

ので、DMA転送は適正なタイミングで中断される。 【0044】なお、前述した特闘平6-175956号公報のデ ータ処理装置と同様に、本実施例のデータ処理装置1を モジュール化し、複数のモジュールを一つのシステムバ ス2に接続することも可能である。この場合、一個のモ ジュールをCPU18とDMAC18とにより形成し、 複数のモジュールが一個のバス調停回路17を共有する 構成となる。このようなデータ処理装置では、一個のモ ジュールが DMA 転送を実行している最中でも、他のモ ジュールのCPU16がパス調停回路17に中断要求信 10 号を送信してDMA転送を中断させることができる。 【0045】また、本実施例のデータ処理装置1では、 DMAC18が中断ステータスによりDMA転送の中断

の可否を判断して実行することを例示したが、本発明は 上記実施例に限定されるものではなく、DMAC18に ステータス送信手段を設け、バス調停回路17に中断指 令手段を設け、DMAC18とパス調停回路17とにス テータスライン21を接続することも可能である。との 場合、DMAC18のステータス送信手段は、中断ステ ータスをステータスライン21により前記バス調停回路 20 17に送信するので、このバス調停回路17は、受信し たステータス信号が不可能ならば中断要求信号を受信し ても中断指令手段による中断指令信号の送信を中止す

【0048】さらに、DMA転送の中断を、CPU18 の中断要求とDMAC18の継続要求とのバランスに従 って制御することも可能である。との場合、CPU18 の中断要求手段が複数レベルの中断要求信号を出力する ようにし、CPU16とバス調停回路17とに複数の緊 急信号ライン19を接続して複数レベルの中断要求信号 30 を備々に送信させる。同様に、DMAC18の中断判断 手段が複数レベルの中断ステータスを出力するように し、DMAC18とパス調停回路17とに複数のステー タスライン21を接続して複数レベルの中断ステータス を個々に送信させる。

【0047】そして、バス調停回路17は、CPU16 から中断要求信号を受信すると DMAC18から受信す る中断ステータスが可能か不可能かを判断し、これが可 能ならば、中断指令手段による中断指令信号の送信を実 要求信号と中断ステータスとのレベルを比較し、中断要 求信号が中断ステータスより低レベルならば、中断指令 手段による中断指令信号の送信を中止し、中断要求信号 が中断ステータスより高レベルならば、中断指令手段に よる中断指令信号の送信を実行する。

【0048】との場合、DMA転送の中断がCPU16 の中断要求とDMAC18の継続要求とのバランスに従 って制御されるので、重要な処理を優先させることがで きる.

信号より常に低レベルとなる最低レベルの不可能の中断 ステータスとして設定すれば、中断ステータスが可能か 不可能かを判断する処理は不用となり、最初から中断要

10

求信号と中断ステータスとのレベルを比較すれば良いと とになる。

【0050】上述した変形例と同様に、ステータスライ ン21をCPU16に接続し、このCPU16が、中断 ステータスが不可能ならば中断要求手段による中断要求 信号の送信を中止することも可能である。さらに、DM AC18の中断判断手段が複数レベルの中断ステータス を出力するようにし、DMACI8とCPU18とを接 続するステータスライン21を複数とし、とのCPU1 8が、中断ステータスが不可能でも自身の中断要求が中 断ステータスより高レベルならば中断要求手段による中 断要求信号の送信を実行するととも可能である。

[0051]

【発明の効果】請求項1記載の発明は、DMA転送の中 断を要求する中断要求信号を専用の緊急信号ラインによ りバス調停回路に送信する中断要求手段をプロセッサに 設け、中断要求信号を受信すると中断指令信号を専用の 指令信号ラインによりDMACに送信する中断指令手段 をバス飼停回路に設け、中断指令信号を受信するとDM A転送を中断するDMA中断手段をDMACに設け、と のDMACがDMA転送を中断するとブロセッサにバス を占有させる緊急制御手段をバス調停回路に設けたこと により、プロセッサの要求により実行中のDMA転送を 中断することができるので、DMA転送の最中にプロセ ッサがバスを使用してデータ処理を実行することがで き、プロセッサによるゲータ処理とDMACによるDM A転送の並行処理の割合が向上するので、作業能率を改 善することができる。

【0052】請求項2記載の発明は、実行中のDMA転 送の中断が可能か不可能かを判断して中断ステータスを 出力する中断判断手段をDMACに設け、このDMAC は中断指令信号を受信しても中断ステータスが不可能で あるとDMA転送を継続することにより、DMA転送が 中断不可能なタイミングで強制的に中断されることを防 止できる。

【0053】請求項3記載の発明は、中断判断手段がD 行する。また、中断ステータスが不可能の場合は、中断 40 MA転送の実行中に中断が可能か不可能かを逐次判断し て中断ステータスを順次更新することにより、DMA転 送が中断不可能として中断されなくとも、このDMA転 送が中断可能となった時点で中断されるので、DMA転 送を最適なタイミングで中断することができる。

【0054】請求項4記載の発明は、実行中のDMA転 送の中断が可能か不可能かを判断して中断ステータスを 出力する中断判断手段をDMACに設け、中断ステータ スを専用のステータスラインによりバス調停回路に送信 するステータス送信手段をDMACに設け、バス調停回 【0049】なお、可能の中断ステータスを、中断要求 50 路は中断要求何号を受信しても中断ステータスが不可能

特開平8-171528

であると中断指令手段による中断指令信号の送信を中止 することにより、DMA転送が中断不可能なタイミング

11

で強制的に中断されることを防止できる。

【0055】請求項5記載の発明は、複数レベルの中断 要求信号を複数の緊急信号ラインによりバス調停回路に 個々に送信する中断要求手段をプロセッサに設け、実行 中のDMA転送の中断が可能か不可能かを複数レベルに 判断して複数レベルの中断ステータスを出力する中断判 断手段をDMACに設け、複数レベルの中断ステータス 送信するステータス送信手段をDMACに設け、バス調 停回路は中断要求信号が中断ステータスより高レベルな らば中断指令手段による中断指令信号の送信を実行する ことにより、プロセッサによるDMA転送の中断要求の レベルと、DMACによるDMA転送の継続要求のレベ ルとに対応して、DMA転送の中断が制御されるので、 重要な処理を優先させることができる。

【0056】請求項6記載の発明は、実行中のDMA転 送の中断が可能か不可能かを判断して中断ステータスを 出力する中断判断手段をDMACに設け、中断ステータ 20 スを専用のステータスラインによりプロセッサに送信す るステータス送信手段をDMACに設け、プロセッサは 中断ステータスが不可能ならば中断要求手段による中断 要求信号の送信を中止するととにより、DMA転送が中 断不可能なタイミングで強制的に中断されることを防止 てきる。

【0057】 請求項7配載の発明は、実行中のDMA転米

\* 送の中断が可能か不可能かを複数レベルに判断して複数 レベルの中断ステータスを出力する中断判断手段をDM ACに設け、複数レベルの中断ステータスを複数のステ ータスラインによりプロセッサに個々に送信するステー タス送信手段をDMACに設け、プロセッサは自身の中 断要求が中断ステータスより高レベルならば中断要求手 段による中断要求信号の送信を実行することにより、プ ロセッサによるDMA転送の中断要求のレベルと、DM ACによるDMA転送の継続要求のレベルとに対応し を複数のステータスラインによりバス闘停回路に個々に 10 て、DMA転送の中断が制御されるので、重要な処理を

12

優先させることができる。

#### 【図面の簡単な説明】


【図1】本発明のデータ処理装置の一実施例を示すブロ ック図である。

【図2】データ処理装置の一従来例を示すブロック図で ある.


#### 【符号の説明】

2	バス
3	メモリ
1 5	データ処理装置
16	プロセッサ
17	パス調停回路
18	DMAC
19	緊急信号ライン
20	指令信号ライン
2 1	ステータス信号ライン

[図1]



[図2]



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:		
☐ BLACK BORDERS		
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES		
☐ FADED TEXT OR DRAWING		
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING		
☐ SKEWED/SLANTED IMAGES		
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS		
☐ GRAY SCALE DOCUMENTS		
☐ LINES OR MARKS ON ORIGINAL DOCUMENT		
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY		

# IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.